PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-211417

(43)Date of publication of application: 02.09.1988

(51)Int.CI.

G06F 1/04

(21)Application number: 62-045726

(71)Applicant: NEC CORP

(22)Date of filing:


27.02.1987

(72)Inventor: MATSUSHIMA OSAMU

(54) MICROCOMPUTER

(57)Abstract:

PURPOSE: To prevent a malfunction by inhibiting an operation of an oscillation stabilizing timer by a level of an external input during a period in which an oscillation is unstable, and starting the timer after the level of the external input has been inverted. CONSTITUTION: In order that an oscillator 100 releases a stop mode which has stopped an oscillation, an external input signal 210 becomes a second logic level from a first logic level, and thereafter, until it becomes the first logic level again, an operation of an oscillation stabilizing timer 104 is inhibited. Subsequently, after a level of an external input has been inverted, the timer 104 is started. In such a way, an oscillation stable time as per a design value is obtained, and also, the bit length of the timer contained as a hardware can be curtailed, and a malfunction can be prevented.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-211417

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)9月2日

G 06 F 1/04

7157-5B

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

マイクロコンピユータ

②特 願 昭62-45726

20出 願 昭62(1987) 2月27日

砂発 明 者 の出 願 人

嶋

修 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目33番1号

20代 理 人 弁理士 内 原 晋

明 細 書

1.発明の名称

マイクロコンピュータ

2.特許請求の範囲

基準クロックを発生するための発振器の出力を カウントする発振安定用タイマを内蔵し、該タイ マがオーバーフローしたとき発振器の出力を基準 クロックとしてマイクロコンピュータ内部へ供給 し、発振が安定するまではマイクロコンピュータ 内部へ基準クロックを供給しないようにして誤動 作の防止を図ったマイクロコンピュータにおいて、

発振器が発振を停止しているストップモードを 解除するために外部入力信号が第1の論理レベル から第2の論理レベルになった後、再び第1の論 理レベルになるまでの間発振安定用タイマの動作 を禁止する手段を有することを特徴とするマイク ロコンピュータ。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、基準クロックを発生するための発振器の出力をカウントする発振安定用タイマを内蔵し、該タイマがオーバーフローしたとき発振器の出力を基準クロックとしてマイクロコンピュータ内部へ供給し、発振が安定するまではマイクロコンピュータ内の防止を図ったマイクロコンピュータに関する。

(従来の技術)

近年、集積回路製造技術の進歩に伴ない電子応用機器の小型化、低消費電力化が進められている。特にマイクロコンピュータでは相補型金属酸化膜半導体(以下、CMOSと称す)の使用が一般化してきている。一般にCMOS回路の消費であるで、クロック周波数を低するで、クロック周波数を低下させれば装置全体の消費電力を大幅に低下さることができる。また、出力が定常状態で変化しない時には消費電力はほとんどなくすことがある。この利点を利用してマイクロコンピュータが

処理を行なう必要のない空き時間にはクロックの発振を停止させて低消費電力とすることがよけ、なわれている(以下、このクロック発振停止・ドと称す)。このストップモードと称す)。このストップができたがある。 いっと がいって がい 発展を関いる でいって がい 発展を関いる でいます から でいます でい 供給されないように して 誤動作を防止する 必要がある。

このため、従来、マイクロコンピュータ内部に発振安定用の専用タイマを備え、外部入力信号のエッジを検出し発振を開始した発振器出力を直接カウントして、タイマがオーバーフローしたことを検出した後に内部回路に基準クロックを供給していた。

(発明が解決しようとする問題点)

したがって、特に発振周波数の高いクロックが

段を有する。

(作用)

発振が非常に不安定な期間は外部入力のレベルにより発振安定用タイマの動作を禁止し、外部入力のレベルが反転してから前記タイマをスタートさせることにより、設計値通りの発振安定時間が得られるとともに、ハードウェアとして内蔵するタイマのピット長を大幅に削減できる。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第2図は本発明のマイクロコンピュータの一実 施例の構成を示すブロック図である。

データ処理部 201 は R O M、 R A M、 A L U 等を含み、処理の手順、すなわちプログラムを記憶している。制御部 202 はデータ処理部 201 でプログラム化された命令を解説し、それに応じた制御信号を発生する。クロック信号発生部 205 は発振器とクロック供給回路とを含み、制御部 202 が出力するストップ信号 203 によって制御され、基準

(問題点を解決するための手段)

本発明のマイクロコンピュータは、発展器が発振を停止しているストップモードを解除するために外部入力信号が第1の論理レベルから第2の論理レベルになった後、再び第1の論理レベルになるまでの問発振安定用タイマの動作を禁止する手

クロック 206 および割込要求信号 211 をデータ処理 301 に供給する。基準クロック 206 を発生させるために、発振器に対して外部より水晶発振子が接続されている(第1 図参照)。入力信号 207 は水晶発振子のクロック信号であり、出力信号 208 は発振器が出力するクロックである。外部入力信号 210 はクロック発振の再開を要求する信号であり、リセット信号 209 はマイクロコンピュータを初期化する信号である。

第1 図はクロック信号発生部205 のブロック図である。

このクロック信号発生部 205 は、発振子 100 と接続された発振器 101 と、発振器 101 の出力を1/2 に分周する 1/2 分周器 102 と、発振安定用タイマ 104 と、外郎入力信号 210 の立上りを検出するエッジ検出回路 105 と、エッジ検出回路 105 の検出信号 211 とリセット信号 209 を入力とするオアゲート 109 と、発振安定用タイマ 104 のオーバーフロー信号 117 とリセット信号 209 を入力とするオアゲート 110 と、ストップ信号 203 によっ

てセットされ、オアゲート110 の出力によりリセットされるRSF/F107 と、ストップ信号203 によってセットされ、オアゲート109 の出力によってリセットされ発振停止信号116 を出力するRSF/F108 と、RSF/F107 のQ出力118 がハイレベルのときのみ1/2 分周器102 の出力を通過させて発振安定用タイマ104 に出力するアンドゲート103 と、RSF/F107 のQ出力118 がロウレベルのときのみ1/2 分周器102 の出力を基準クロック信号206 として出力するインパータ111 およびアンドゲート112 と、外部公式に寄210 とリセット信号209 を入力して発振安に用タイマ104 をクリアするオアゲート106 で構成されている。

次に、第1 図の回路の動作について説明する。マイクロコンピュータの通常の動作状態ではリセット信号 20g により R S F / F 107, 108はリセットされており、発振件止信号 116 はロウレベルなので発振器 101 は発振子 100 の周波数で発振している。発振器 101 の出力は 1/2 分周器 102 を

検出回路105 はこの外部入力信号210 の立上りを 検出してRSF/F108 をリセットするとともに データ処理部201 に対して割込要求信号211 を発 生する。RSF/F108 がリセットされると、モ の出力である発振器停止信号116 がロウレベルと なり発振器101 は発振を開始する。このとき、 RSF/F107 のQ出力118 がハイレベルである ので発振安定用タイマ104 には発振器101 の出力 が1/2 分周器102 およびアンドゲート103 を通り クロックとして入力される。ところが、発振安定 用タイマ104 は外郎入力信号210 がハイレベルの 間はオアゲート106 の出力によりクリアされ続け るのでオーバーフローすることはない。外部入力 信号210 がロウレベルとなると始めて発振安定用 タイマ104 はアンドゲート103 の出力をカウント することを開始する。そして所定のクロック数を カウントすると発振安定用タイマ104 はオーバー フローし、オーバーフロー信号117 によりRSF /F107 がリセットされる。これにより、基準ク ロック206 がデータ処理郎201 に供給され、デー

通りアンドゲート 112 の一方の入力へ入力される。このとき、RSF/F107 はリセット状態なのでインバータ111 の出力はハイレベルとなり発振器101 出力の1/2 の周波数の信号が基準クロック206 としてデータ処理部 201 へ供給される。また、発振安定用タイマ104 はアンドゲート 103 により1/2 分周器 208 の出力が遮断されているので作止している。これにより無意味な電流消費を防いている。

次に、クロックを停止してストップモードとするには命令によりストップ信号203 をハイレベルとする。すると、RSF/F108 の出力、すなわち発振停止信号116 がハイレベルとなり発掘101 が停止する。このとき、RSF/F107 の出力も同時にハイレベルとなるので基準クロック206 はインバータ111 によって遮断され、ロウレベルに固定される。このとき消費電流は最小となる。

ストップモードを解除するには外部入力信号 210 をロウレベルからハイレベルとする。エッジ

タ処理部201は動作を再開し、外部入力信号210による割り込み処理を行なう。

第3回は第1回に示したクロック信号発生部 205 の動作を示すタイミングチャートである。時 刻しにクロック発振の再開を要求する外部入力信 号210 が立上ると、RSF/F108 の出力116 が ロウレベルとなり発振器101 は発振を開始する。 そして時間互経過した時刻に外部入力信号210 が立下ると、発振安定用タイマ104 は1/2 分周器 102 の出力のカウントを開始する。時間及経過し た時刻しまに発振安定用タイマ104 はオーバーフ ローし、データ処理部201 へ基準クロック206 が 供給される。したがって、クロック発振の再開を 要求する命令が出力されてからデータ処理部201 へのクロック供給が開始されるまでの時間は、外 郎入力信号210 がハイレベルである時間五と発振 安定用タイマ104 がオーバーフローするまでの時 間なの合計な+なとなる。

第4図は木発明の他の実施例で、クロック信号 発生部の回路図である。 本実施例は、第1図に示した実施例においては 外部入力信号210 として立上り信号でしかストップモードを解除できなかったのに対してプログラムにより外部入力信号210 の有効エッジ入力を指定することができるようにしたもので、このために、第1図に示した回路のエッジ検出回路105 の代りにエッジ指定回路400 が設けられている。

このエッジ指定回路 400 は、外部入力信号の立上り、立下りをそれぞれ検出するエッジ検出回路 405. 420と、有効エッジを指定するためのフラグ 421 と、外部入力信号 210 とフラグ 421 の出力を入力とし出力がオアゲート 106 に入力されるエクスクルーシブノアゲート 422 と、フラグ 421 の出力を反転するインバータ 426 と、エッジ検出回路 405 の出力とフラグ 421 の出力を入力とするアンドゲート 423 と、エッジ検出回路 420 の出力を入力とするアンドゲート 424 と、アンドゲート 423. 424の出力を入力と 201 に割込要求信号として出力されるオアゲート 108 およびデータ処理部 201 に割込要求信号として出力されるオアゲート

次に、フラグ421 にロウレベルが掛き込まれているとする。この場合、外部入力信号210 がハイレベルからロウレベルに立下るとエッジ検出回路420 はこれを検出し、その出力がアンドゲート424 、オアゲート425 を通過してRSF/F108をリセットし、同時にデータ処理部201 に対力はカウレベルのときは外部入力信号210 がロウレベルの間、エクスクルーシブクアゲート422 の出力がハイレベルとなるの出力がハイレベルとなると発振安定用タイマ104 はカウロック206 がデータ処理部201 に供給される。

このように本実施例ではストップモードを解除 するための外部入力信号210 の有効エッジをプロ グラムで指定することができる。

(発明の効果)

以上説明したように本発明は、発振が非常に不

425 で構成されている。

次に、本実施例の動作を説明する、

まず、フラグ421 にハイレベルが沓き込まれて いるとする。この場合、エッジ検出回路405 の出 力がアンドゲート 423 およびオアゲート 425 を通 過してRSF/F108 をリセットし、同時にデー タ処理部201に対して割り込み処理を要求する割 込要求信号211 を出力する。このとき、エッジ検 出回路420 の出力はアンドゲート424 に接続され ているが、インバータ426 の出力がロウレベルで あるためアンドゲート424 の出力がハイレベルと なることはなく、外郎入力信号210 の立上りのみ が検出できる。さらに、外部入力信号210 がハイ レベルの間はエクスクルーシブノアゲート 422 の 出力はハイレベルとなるので発振安定用タイマ 104 はオアゲート106 の出力によりクリアされて いる。外部入力信号210 がロウレベルとなると発 振安定用タイマ104 はカウント動作を開始、オー バーフローすると基準クロック206 がデータ処理 部201 に供給される。

安定な期間は外部入力のレベルにより発振安定用タイマの動作を禁止し、外部入力のレベルが反転してから前記タイマをスタートすることにより、設計値通りの発振安定時間が得られるとともに、ハードウェアとして内蔵するタイマのピット 長を大幅に削減することができるため、マイクロコンはユータのコストバフォーマンスを大幅に向上することができる効果がある。

4.図面の簡単な説明

第1図は第2図のクロック信号発生部205 の回路図、第2図は本発明のマイクロコンピュータの一実施例を示すブロック図、第3図は第1図に示したクロック信号発生部205 の動作を示すタイミングチャート、第4図は本発明の他の実施例の回路図である。

- 100 … 発振子、
- 101 --- 発振器、
- 102 --- 1/2 分周器、
- 103, 112, 423, 424-アンドゲート、
- 104 …発振安定用タイマ、

特開昭63-211417(5)

制御部

202

ストップ信号 〜203

210 外部入力信号

- 105, 405, 420 -- エッジ検出回路、
- 106, 109, 110, 425--オアゲート、
- 107, 108.m RSフリップ・フロップ、
- 201 データ処理部、
- 202 …制御部、
- 203 …ストップ信号、
- 205 …クロック信号発生部、
- 206 … 基準クロック、
- 207 … 発振子100 の出力するクロック、
- 208 -- 発振器101 の出力するクロック、
- 209 …リセット信号、
- 210 …外部入力信号、
- 211 一割込要求信号、
- 400 -- エッジ指定回路、
- 421 …フラグ、
- 422 ーエクスクルーシブノアゲート。

. 205 ----- 209 クロック信号 発生部 割込要求信号 211 207 208


201

データ処理部

第 2 図

基準クロック

206








図 第 1



第 3 図



第 4 図